一、TMS320C6000系列DSPs外接FLASH引导方式的实现（论文文献综述）
张培钟[1]（2019）在《用于MIMO雷达的高速信号处理系统研究》文中指出MIMO雷达是近年来的研究热点,其利用虚拟阵元技术可以获得更高的角度分辨率,更强的目标检测能力。但对信号处理系统的采样路数、实时性和带宽都提出了更高的要求。本文根据课题组研制的多载频MIMO雷达射频前端,设计了一个用于MIMO雷达的高速信号处理系统,论文主要工作如下。1、根据系统要求,设计了基于FPGA和多核DSP架构的高速信号处理系统硬件方案,其中FPGA芯片负责多路数据采集、信号的预处理和整个系统的控制;复杂算法的实现在DSP内实现;DDR3存储大量数据;通过串口和以太网口实现系统和PC机的通信。在对各模块详细研究的基础上,完成了信号处理器原理图的设计,并根据信号完整性理论,完成了高速信号处理系统的PCB设计。2、针对系统数据吞吐量大,实时性要求高的特点,重点研究了FPGA和DSP之间SRIO数据传输。在详细研究SRIO接口协议的基础上,对SRIO接口进行了2.5Gbps传输速率下的信号完整性仿真,最终成功实现了最高10Gbps稳定传输速率。给出了SRIO接口的软件设计方案,采用乒乓传输和EDMA传输等技术,提高了芯片间数据传输和数据处理的效率。3、针对目前国内学者对多核DSP研究不够深入的情况,研究了多核启动、并行处理模式、多核数据存储、多核Cache一致性和核间通信等内容。4、对MIMO雷达DOA估计的经典算法——MUSIC算法给出了并行设计方案,并在多核DSP中进行了实现,最终进行了系统联调测试,实验结果表明,基于FPGA和多核DSP架构的高速信号处理系统具有功耗低、实时性强、带宽大、信号处理能力强等优点。
薛涛[2]（2015）在《北斗导航接收机的硬件设计与实现研究》文中研究说明北斗卫星导航系统的逐步完善加快了北斗导航接收机产业的发展。论文在北斗导航系统原理的基础上,研究了一种基于北斗卫星导航系统的导航接收机的硬件设计方案。该方案以北斗卫星导航接收机需求为基础,以射频模块、FPGA和DSP为核心器件,集成各部分完成了接收机系统的硬件设计。在硬件设计基础上,设计了北斗导航接收机的底层硬件驱动,并与接收机软件配合进行了完整的测试。针对北斗导航接收机的需求,论文研究了基于射频+FPGA+DSP架构的北斗导航接收机整体方案。射频芯片专注处理卫星信号,将其下变频为中频信号;FPGA作为数据辅助处理器,利用FPGA丰富的硬件资源去弥补DSP可用IO资源少的不足;DSP作为数据主处理器,专注于数据的解算,并通过其外部存储器接口（EMIF）与其他模块通信。为使北斗导航接收机的硬件平台正常工作并发挥其特点,论文研究了北斗导航接收机的底层硬件驱动的设计方法。使DSP可发挥其较高处理速度的优势,实现对外部数据存储器的正确读写,保证北斗导航接收机的实时性与可靠性。在北斗导航接收机硬件平台及底层硬件驱动实现的基础上,进行软硬件联合测试,测试结果表明该设计能够正确捕获跟踪北斗卫星信号,为用户提供准确的位置和速度等参数输出,可实现实时定位,验证了北斗导航接收机的功能和性能均可满足实际工程应用要求。
霍宏,李兰兰,刘卫东,汪洋[3]（2014）在《基于TMS320C6701的飞行软件加载模式研究》文中研究指明TMS320C6701具有很好的抗辐照特性,适用于深空探测和长时间在轨飞行,在运载火箭上面级领域的飞行软件中得到广泛应用。如何通过优化TMS320C6701的加载模式、制定加载策略,提高飞行软件运行速度以满足实时性要求成为当前研究的热点和难点。本文详细介绍了TMS320C6701的引导方式,提出了基于TMS320C6701的飞行软件三级加载模式和加载策略,能最大限度的减少飞行软件运行时间,提高系统性能。实际应用验证了该方法对飞行软件设计具有一定的实用价值和借鉴意义。
方柳建[4]（2012）在《基于DSP的弹载计算机控制系统的设计与实现》文中进行了进一步梳理制导炮弹是近年来世界各国竞相研制的高技术低成本武器。作为卫星制导炮弹的核心部件之一,高性能、高精度、低功耗、小尺寸的弹载计算机控制系统是制导炮弹工程实现中的关键技术。本文在研究数字信号处理器应用于弹载计算机控制系统的基础上,提出了一种基于新型数字信号处理器TMS320C6747的硬件平台方案,并且实现了以线圈式地磁传感器来测量弹体滚转姿态的方法。本文主要工作如下：文中首先通过分析制导炮弹对于弹载计算机控制系统的需求,提出了以DSP作为系统核心控制处理单元的初步设计方案,阐述了指导系统设计的主要原则。接着,为测量弹丸飞行过程中的滚转姿态信息,本文比较了几张常用的测量方法并采用了利用地磁场测量的方法,详细介绍了弹体坐标与地磁坐标间的转换关系,设计了相应的滚转测量电路。随后本文系统地介绍了基于TMS320C6747的弹载计算机硬件电路的设计与各个模块驱动程序的编写,实现了系统上电后由NOR Flash引导启动、地磁测量参数的采集、串口通信、NAND Flash擦写以及脉冲发动机的点火控制指令输出等功能。最后本文说明了对系统的硬件电路进行的测试,运行了各个模块驱动程序后并作出调试。分析结果表明弹载计算机系统硬件电路设计合理,各个模块功能正常有效。
李世鹏[5]（2011）在《短波扫频应答探测系统设计及其关键技术研究》文中研究表明短波通信借助电离层反射可以实现远距离信号传输,不需要人造基础设施作为传播中继,链路建立成本低,且不易受到人为或自然灾害的破坏,在军事通信、应急通信和抢险救灾等领域发挥着不可替代的作用。短波信号的传播媒质电离层受太阳的控制和影响,是一种随机参变信道。短波频段用户多,干扰严重,还受到工业和大气电磁噪声的污染,因此,在使用短波通信时,需要实时优选短波通信频率,以保证短波通信质量。短波通信选频技术包括了长期预报、短期预报、实时信道评估三种方式。电离层斜向探测和第三代自动链路建立技术都属于实时信道评估技术。电离层斜向探测技术一般使用多台斜向探测仪组网,负责固定区域内所有电台通信设备的频率管理。第三代自动链路建立技术融探测与通信为一体,由各通信电台单独配备,用于通信双方的实时选频。本文结合电离层斜向探测和第三代自动链路建立的各自特点和优势,提出并实现了一种新的短波扫频应答探测技术,用于最优通信频率选择。新的扫频应答探测技术采用了第三代自动链路建立中用到的GPS同步探测、两次握手选频的工作模式,并将电离层斜向探测中的脉冲压缩技术、CFAR检测和时间积累技术应用到信号检测过程中,使系统在较恶劣的电磁环境中也能接收到信号。新的扫频应答探测系统可以完成常规的频率优选过程。在通信链路难以建立时,还可以帮助通信系统正确判断信道实际状况并采取相应对策:由于电离层原因无法建立的链路应该放弃,背景噪声和干扰过大的频率可以采用降低通信码率增强码片纠错能力等手段维持最低通信水平。突发通信已经成为现代短波通信的主要工作方式。传统锁相环技术或基于辅助数据的载波恢复技术都以牺牲通信时间为代价实现载波同步,降低了通信效率。跳频频率跟踪也是短波军事侦察中面临的重要问题。文中引入了粒子滤波技术,提出了解决短波突发通信载波同步问题和跳频频率跟踪问题的高效的新方法。本文的主要研究成果包括:1.设计了新的扫频应答探测协议。协议中规定了系统探测流程、探测时间、探测波形、信号处理流程和选频原则,为扫频应答系统预期功能的实现制定了最基本的系统设计准则。2.根据扫频应答探测协议,设计了嵌入式的硬件总体架构及各部分功能指标,完成了系统嵌入式核心模块和同步卡的硬件设计和实现。系统采用嵌入式模块化的硬件设计架构,提高系统密集程度、缩小系统体积、保障系统探测的稳定性和应答信号发生的实时性,同时也为研究成果向产品转化打下基础。3.根据扫频应答探测协议,结合嵌入式硬件平台性能,开发了扫频应答探测的选频算法。使用匹配滤波、CFAR检测、时间积累等算法处理接收到的信号,再根据信噪比对频率排序。然后使用电离层斜向探测数据验证算法,优化波形参数,保障算法的可靠性。4.根据嵌入式模块DSPs+FPGA的硬件架构,开发了对应的DSPs嵌入式程序和FPGA程序,还开发了 DSPs程序的Flash加载的方案,保障嵌入式系统的正常工作运行。DSPs程序实现对整个探测流程的控制和信号处理算法的运行。FPGA程序间接控制发射通道和接收机,为DSPs与主机和同步卡的交互提供了接口。5.设计并完成了扫频应答系统的外场实验,并分析探测数据,验证了系统的功能。6.将粒子滤波技术引入到短波突发通信的载波同步中,让载波恢复与信号解调同步完成。仿真验证表明该算法在大频偏条件下,也具有良好的载波同步性能。还开发了基于粒子滤波的跳频频率跟踪算法,实现对跳频频率的快速精确估计。
石晓娟[6]（2010）在《基于高分辨率航拍数码相机图像压缩技术的研究》文中提出随着数字技术以及半导体制造工艺的发展,直接把光学信息转换成高分辨率数字图像已经成为发展趋势。航空数码相机能够将图像以数字信息的形式存储,转移,并且可以实时地与地而通信,很好的解决了光学相机拍摄耗时长、后序工作烦琐等缺点。由于该相机能够快速得到高分辨率的数码图像,因此可以广泛应用于航天、航空、军事等领域。针对航空相机种数据量较大的问题,论文主要研究了航空数码相机中图像压缩技术、完成了典型图像压缩算法的总体设计,并用硬件加以实现。本文首先介绍了图像压缩算法JPEG的原理,采用C语言完成了JPEG算法的仿真,并对JPEG算法的性能加以分析。最后使用CCS开发工具在DSP上实现了该压缩算法,完成图像压缩系统的软、硬件开发,通过了系统调试。比较了基于DSP和FPGA压缩系统的实验结果。同时,论文对软、硬件设计中出现的问题进行了分析并给出了相应的解决方案。该课题的研究成果不仅可应用于本高分辨率航空数码相机中,也适用于其它-些高分辨率图像的获取设备,对未来的高分辨率相机的小型化,数字化,具有现实意义。
石云中[7]（2010）在《基于DDS技术的Loran-C信号发生器的设计与实现》文中研究表明在设计高性能Loran-C数字接收机过程中需要能模拟各种干扰环境下的Loran-C脉冲信号的发生器,利用传统的模拟或数字电路产生Loran-C脉冲信号,存在着实现困难、误差较大、不易调整和难于叠加环境干扰信号的缺点。随着现代电子技术和VLSI技术的发展,利用大规模可编程门阵列（FPGA, Field Programmable Gate Array）与直接频率合成技术（DDS, Direct Digital Synthesizer）相结合可以极大地提高函数发生器的性能,降低开发难度。为此,论文在详细研究前人在Loran-C信号模拟源的研究和设计的基础之上,研究了FPGA和DDS相结合的技术,并以此进行了Loran-C信号发生器的设计与实现。论文以利用FPGA和DDS技术相结合的方式设计实现Loran-C信号发生器为主要内容。首先,简要介绍了Loran-C无线电导航系统和DDS技术的国内外研究现状和研究意义,接着详细阐述了Loran-C系统的数据结构和DDS技术的基本原理。然后,在分析信号发生器的设计要求的基础上,确定了本信号发生器采用以FPGA为核心处理器构架的方案,并基于FPGA+DSP构架实现了该信号发生器。其中FPGA芯片选用的是Xilinx公司Virtex-5系列的XC5VSX50TFF665,作为信号模拟源的信号发生器完成Loran-C信号波形的合成与台链信号的控制逻辑生成；DSP芯片选用TI公司TMS320C6713作为主控器,完成对时间信号根据Loran-C信号报文格式进行编码传送到FPGA以控制Loran-C台链信号的发生。在硬件设计时,论文给出了信号发生器的总体框图并详述了信号发生器的工作原理以及选用的主要芯片的特点和硬件系统中主要模块的设计,使用PADS2005设计了信号发生器的硬件原理图并绘制了PCB图,在利用PADSLogic软件完成系统的原理图设计之后,利用HyperLynx7.5对系统重要高速信号线进行仿真,证明了系统原理图设计是正确可靠的,确保了硬件设计正确实现。论文的最后根据Loran-C脉冲信号的波形理论采用DDS技术在信号发生器上设计实现了一个Loran-C脉冲信号发生模块并产生了标准的Loran-C脉冲信号。
胡旭东[8]（2010）在《嵌入式无陀螺捷联导航计算机的硬件设计与实现》文中进行了进一步梳理无陀螺捷联惯性导航系统就是只用加速度计,不用陀螺仪,从加速度计测量的比力中,解算出载体角速度信息的捷联惯导测量组合。无陀螺捷联惯性导航不但可以有效的降低惯导系统的成本,而且具有动态范围大、反应快、精度高等特点。随着高速数字信号处理器和小型化、高灵敏度的硅微加速度计的不断问世,使无陀螺捷联惯性导航地实现变成可能。为了研究无陀螺捷联惯性导航理论,本文设计并实现了基于DSP的嵌入式惯性导航计算机。本文以无陀螺捷联惯导系统的基本原理为基础,深入讨论了几种加速度计配置方案,并选择了一种九加速度计的安装方式。本文的研究重点是嵌入式导航计算机的硬件和系统软件设计。硬件设计部分,提出了以TMS320C6713 DSP为核心的导航计算机总体设计方案,分别介绍了各个功能模块的设计,主要包括电源管理、DSP时钟电路、外部存储器扩展、异步串口通信、A/D转换电路、电平转换电路;系统软件设计部分,详细说明了DSP相应寄存器的配置和各个功能模块初始化的方法,给出了程序流程图,完成了自加载程序的设计和使用。惯导计算机设计完成后,对系统进行了调试,以确保各部分符合设计要求。调试过程分为硬件和软件调试两部分。硬件电路的调试,主要依靠各种测试仪表的测量;软件的调试,借助集成开发环境来完成。以TMS320C6713 DSP为核心构建的惯导计算机,具有体积小、功耗低、可靠性高、动态特性好等特点,而且集成了丰富的外围接口,可以方便的与GPS,数字罗经等设备构成组合导航系统。本设计的成功实现,为无陀螺捷联惯导系统的研究和推广提供了一种可靠的硬件解决方案。
王晨[9]（2009）在《基于RapidIO互连技术的WiMAX基站开发》文中指出伴随着3G在全球的快速部署和商用,新一代基站已经成为业界主流。在基带处理技术、功放技术、高速率接入技术、射频拉远技术等关键技术领域的突破,使新一代基站的性能得到全面提升,在当今的通信市场,低速和专有的通行方式将会偏离主流方向,一个明智的选择就是采用开放,基于标准的互连技术——RapidIO。由于RapidIO在路由、交换、容错纠错、使用方便性上有完善的考虑,可以实现基于硬件的高性能可靠数据传输,所以在嵌入式系统如3G和3G之后的WiMAX移动通信基站、高性能数字信号处理系统中得到广泛应用。本文通过理论分析、器件评估和硬件连通性测试,以及对WiMAX基站信号处理需求、新的传输技术以及多种核心通讯系统芯片为例进行了分析,从而设计了具有较优性能的基站基带单板框架方案,并采用了基于高速串行接口RapidIO技术对方案对实际操作进行了实现和性能分析评估。基带单板作为WiMAX基带池的核心部件,要满足WiMAX 802.16e物理层协议中信号处理处理功能,同时还要在多种应用环境下的灵活配置以满足不同的WiMAX接入需要。在完成基站方案设计的同时,本文还根据基带数据处理流程实现了基带方案接口设计、调试,并基于该基带方案完成了代码加载、内存保护、RapidIO错误恢复机制等功能的设计和开发。
李江[10]（2008）在《DSP嵌入式应用系统软件设计的研究与实践》文中研究指明随着数字信号处理技术的发展,数字信号处理芯片在通讯、多媒体、信息家电等各个领域得到了极为广泛的应用,能够完成的任务越来越多。DSP嵌入式系统的广泛应用和发展潜力使其成为21世纪的应用热点之一,但是由于系统复杂性不断提高、作为DSP应用系统关键部分的DSP系统软件开发专业性强以及系统设计的规范性因人而异,使得产品开发难度不断加大,开发周期也被大大拉长,市场需求和开发难度之间产生了明显的瓶颈效应。利用TI eXpressDSP开发DSP系统,可以降低开发难度,缩短软件开发周期。本文在对TI DSP应用系统软件设计技术、频谱分析技术和嵌入式软件开发理论研究的基础上,重点研究了利用TI eXpressDSP算法标准软件中的操作系统内核DSP/BIOS以及参考框架RF进行DSP软件设计的方法,并应用于HFC网络反向噪声监测系统中。首先对TI DSP算法标准软件的参考框架及DSP/BIOS进行了深入研究,并结合嵌入式软件设计流程,完成了频谱分析仪设计的需求分析、主要器件选型、系统体系结构设计以及频谱分析系统软件流程的设计和DSP软件的框架设计。对DSP应用系统软件进行功能模块的划分,并对各模块分别进行了详细设计,重点研究了频谱分析功能的核心算法——快速傅立叶变换、如何利用C6713的EDMA控制器高速读取并传输实时数据以及DSP/BIOS线程划分与调度。本文初步研究了DSP实时监测、cache优化以及DSP/BIOS软件优化技术,这些技术在应用系统软件开发过程中提升系统性能方面起到了非常重要的作用,为系统软件功能的实现提供保证。最后在以上几点研究工作的基础上,对TI DSP应用系统引导技术以及程序代码固化技术进行研究,设计了系统初始化程序、系统二次引导程序,最终实现系统上电自启动功能。通过将DSP软件设计方法在HFC网络反向噪声监测系统的设计过程中进行实践,成功实现了基于DSPs的实时频谱分析。同时实践表明,TI eXpressDSP标准有助于简化DSP应用系统的开发。
二、TMS320C6000系列DSPs外接FLASH引导方式的实现（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、TMS320C6000系列DSPs外接FLASH引导方式的实现（论文提纲范文）
（1）用于MIMO雷达的高速信号处理系统研究（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.2.1 数字信号处理系统 |
| 1.2.2 芯片间数据传输技术 |
| 1.3 本课题的研究内容和论文组织框架 |
| 2 高速信号处理系统方案设计 |
| 2.1 整体设计 |
| 2.1.1 系统指标 |
| 2.1.2 系统方案设计 |
| 2.1.3 系统芯片选型 |
| 2.2 电源系统设计 |
| 2.2.1 FPGA电源设计 |
| 2.2.2 DSP的电源供电 |
| 2.3 时钟模块设计 |
| 2.4 DDR3 存储模块设计 |
| 2.4.1 DDR3 原理图设计 |
| 2.4.2 DDR3 电源模块设计 |
| 2.4.3 DDR3 模块信号完整性设计 |
| 2.5 外部存储Flash电路设计 |
| 2.5.1 FPGA Flash电路设计 |
| 2.5.2 DSP Flash电路设计 |
| 2.6 系统功能调试 |
| 2.6.1 电源模块调试 |
| 2.6.2 时钟模块调试 |
| 2.6.3 FPGA模块调试 |
| 2.6.4 多核DSP模块调试 |
| 2.7 本章小结 |
| 3 高速串行接口模块的研究设计 |
| 3.1 SRIO通信协议介绍 |
| 3.1.1 SRIO协议分层 |
| 3.1.2 基于SRIO通信协议传输流程 |
| 3.2 SRIO通信硬件设计 |
| 3.2.1 原理图设计 |
| 3.2.2 SRIO高速串行信号的信号完整性设计 |
| 3.2.3 SRIO的 PCB设计 |
| 3.3 SRIO模块软件设计 |
| 3.3.1 FPGA端 SRIO程序设计 |
| 3.3.2 DSP端 SRIO程序设计 |
| 3.4 SRIO传输结果测试 |
| 3.5 本章小结 |
| 4 多核DSP通信研究 |
| 4.1 多核DSP的 BootLoader设计 |
| 4.1.1 多核DSP不同BOOT模式 |
| 4.1.2 基于EMIF16的Nor Flash加载 |
| 4.2 多核DSP的并行处理模式 |
| 4.3 多核DSP存储资源 |
| 4.3.1 多核DSP存储机制 |
| 4.3.2 多核DSP的 Cache一致性 |
| 4.3.3 多核DSP的 Cache一致性维护 |
| 4.4 多核DSP的核间通信方式 |
| 4.4.1 核间中断 |
| 4.4.2 MessageQ方式 |
| 4.4.3 EDMA3 方式 |
| 4.5 本章小结 |
| 5 基于多核DSP的 MUSIC算法并行设计 |
| 5.1 多载频MIMO雷达系统设计 |
| 5.2 MUSIC算法基本原理 |
| 5.2.1 MUSIC算法基本原理 |
| 5.2.2 MUSIC算法预处理 |
| 5.3 MUSIC算法并行化设计 |
| 5.3.1 计算协方差矩阵的并行分解 |
| 5.3.2 特征值分解的并行分解 |
| 5.3.3 谱峰搜索的并行分解 |
| 5.4 MUSIC算法的多核DSP实现 |
| 5.4.1 协方差矩阵计算的多核并行实现 |
| 5.4.2 特征值分解的多核并行实现 |
| 5.4.3 谱峰搜索的多核并行实现 |
| 5.5 多核DSP实现的实测结果分析 |
| 5.5.1 系统联调测试 |
| 5.5.2 测试结果及计算量分析 |
| 5.6 本章小结 |
| 6 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（2）北斗导航接收机的硬件设计与实现研究（论文提纲范文）
| 摘要 |
| Abstract |
| 注释表 |
| 第一章 绪论 |
| 1.1 论文研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 论文主要内容与编排 |
| 第二章 北斗导航接收机总体方案研究 |
| 2.1 北斗导航接收机需求分析 |
| 2.1.1 功能需求 |
| 2.1.2 性能需求 |
| 2.2 北斗导航接收机总体方案设计 |
| 2.2.1 射频+FPGA+DSP架构研究 |
| 2.2.2 北斗导航接收机总体结构方案 |
| 2.3 关键器件选型 |
| 2.3.1 射频芯片选型 |
| 2.3.2 AD芯片选型 |
| 2.3.3 FPGA芯片选型 |
| 2.3.4 DSP芯片选型 |
| 2.4 本章小结 |
| 第三章 北斗导航接收机硬件平台实现研究 |
| 3.1 射频前端设计 |
| 3.1.1 射频芯片及外围电路设计 |
| 3.1.2 AD配置电路设计 |
| 3.2 基带信号处理模块设计 |
| 3.2.1 RTC电路设计 |
| 3.2.2 串口扩展电路设计 |
| 3.2.3 时钟电路设计 |
| 3.2.4 FPGA配置电路设计 |
| 3.3 定位解算模块设计 |
| 3.3.1 EMIF总线接口设计 |
| 3.3.2 外部存储器模块设计 |
| 3.3.3 MCBSP 部分设计 |
| 3.3.4 复位电路设计 |
| 3.3.5 配置电路设计 |
| 3.4 电源模块设计 |
| 3.4.1 射频前端电源电路设计 |
| 3.4.2 后级电源电路设计 |
| 3.4.3 电源输入保护电路设计 |
| 3.5 本章小结 |
| 第四章 北斗导航接收机的底层硬件驱动设计 |
| 4.1 接收机底层硬件驱动方案研究 |
| 4.2 DSP底层驱动设计 |
| 4.2.1 二级引导程序设计 |
| 4.2.2 时钟驱动设计 |
| 4.2.3 EMIF接口驱动设计 |
| 4.2.4 外设中断驱动设计 |
| 4.2.5 定时器驱动设计 |
| 4.2.6 串行通信接口驱动设计 |
| 4.3 外部存储器驱动设计 |
| 4.3.1 FLASH驱动设计 |
| 4.3.2 SDRAM驱动设计 |
| 4.4 本章小结 |
| 第五章 北斗导航接收机测试与测试结果分析 |
| 5.1 接收机功能模块测试 |
| 5.1.1 射频前端测试与结果 |
| 5.1.2 数据通信接口模块测试与结果 |
| 5.1.3 数据存储模块测试与结果 |
| 5.2 接收机软硬件联调测试 |
| 5.3 本章小结 |
| 第六章 全文总结与展望 |
| 6.1 论文的主要工作内容 |
| 6.2 后续研究工作展望 |
| 参考文献 |
| 致谢 |
| 在学期间的研究成果及发表的学术论文 |
（3）基于TMS320C6701的飞行软件加载模式研究（论文提纲范文）
| 1 TMS320C6701 |
| 1. 1 概述 |
| 1. 2 引导方式 |
| 2 飞行软件加载模式 |
| 3 飞行软件加载策略 |
| 4 实例分析 |
| 5 结束语 |
（4）基于DSP的弹载计算机控制系统的设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 课题背景 |
| 1.2 国内外发展现状 |
| 1.3 课题研究的意义 |
| 1.4 本文的主要工作 |
| 2 系统设计思想 |
| 2.1 对系统的需求分析 |
| 2.1.1 功能需求 |
| 2.1.2 性能需求 |
| 2.2 系统核心单元的选择 |
| 2.3 系统设计原则 |
| 2.4 本章小结 |
| 3 滚转地磁测量 |
| 3.1 常用测量方法 |
| 3.2 滚转地磁测量法简介 |
| 3.3 磁场参数测量方法 |
| 3.4 弹体和地磁坐标关系 |
| 3.5 滚转测量电路设计 |
| 3.5.1 信号调理电路 |
| 3.3.2 ADC芯片特性 |
| 3.6 本章小结 |
| 4 弹载计算机硬件电路设计 |
| 4.1 基于DSP的最小系统设计 |
| 4.1.1 系统核心处理器TMS320C6747 |
| 4.1.2 C6747引导模式的管脚配置 |
| 4.1.3 基于锁相环的时钟电路设计 |
| 4.1.4 JTAG接口设计 |
| 4.2 DSP与Flash的接口电路 |
| 4.2.1 C6747与SST39LF400A的接口电路 |
| 4.2.2 C6747与NAND512W3A的接口电路 |
| 4.3 DSP与ADC芯片接口电路 |
| 4.4 串口通信电路 |
| 4.5 脉冲发动机控制电路 |
| 4.6 电源电路设计 |
| 4.6.1 线性稳压电源 |
| 4.6.2 电源芯片 |
| 4.7 滤波电路 |
| 4.8 PCB设计 |
| 4.8.1 抗高过载设计 |
| 4.8.2 板层规划 |
| 4.8.3 走线设计 |
| 4.9 本章小结 |
| 5 系统驱动程序设计 |
| 5.1 系统初始化程序 |
| 5.1.1 系统配置模块初始化 |
| 5.1.2 电源与睡眠控制器初始化 |
| 5.1.3 时钟分配设置 |
| 5.1.4 中断控制器的设置 |
| 5.1.5 定时器设置 |
| 5.2 Bootloader的实现 |
| 5.2.1 主程序可执行文件与CMD文件 |
| 5.2.2 AIS引导程序 |
| 5.2.3 NOR Flash的烧写程序 |
| 5.3 NAND Flash的接口程序 |
| 5.4 ADC芯片驱动程序 |
| 5.4.1 SPI接口初始化 |
| 5.4.2 读取ADC转换结果 |
| 5.5 RS-232串口通信程序 |
| 5.6 控制电路驱动程序 |
| 5.7 本章小结 |
| 6 系统测试与结果分析 |
| 6.1 弹载计算机系统初始化测试 |
| 6.2 串口通信电路的测试 |
| 6.3 滚转测量电路的测试 |
| 6.3.1 SPI接口测试 |
| 6.3.2 电压转换测试 |
| 6.3.3 地磁线圈联调测试 |
| 6.4 Flash测试 |
| 6.4.1 NOR Flash烧写测试 |
| 6.4.2 NAND Flash读写测试 |
| 6.5 GPIO输出测试 |
| 6.6 本章小结 |
| 7 结束语 |
| 7.1 总结 |
| 7.2 展望 |
| 致谢 |
| 参考文献 |
（5）短波扫频应答探测系统设计及其关键技术研究（论文提纲范文）
| 论文创新点 |
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 高频通信的背景和原理 |
| 1.1.1 高频电波的传播模式 |
| 1.1.2 电离层结构 |
| 1.1.3 影响电离层的因素 |
| 1.1.4 影响高频信道质量的因素 |
| 1.2 短波通信选频原理 |
| 1.2.1 频率管理概述 |
| 1.2.2 频率管理系统 |
| 1.2.3 自适应选频系统 |
| 1.2.4 武汉大学电离层探测系统研究 |
| 1.3 短波跳频通信与粒子滤波 |
| 1.3.1 跳频通信原理 |
| 1.3.2 粒子滤波原理与应用 |
| 1.4 本文研究目标和内容安排 |
| 第二章 扫频应答探测系统总体设计 |
| 2.1 扫频应答探测原理 |
| 2.2 扫频应答探测系统设计目标 |
| 2.3 扫频应答探测协议设计 |
| 2.4 扫频应答系统硬件总体设计 |
| 2.4.1 超外差短波接收机 |
| 2.4.2 GPS时间频率源 |
| 2.4.3 嵌入式应答模块与同步板卡 |
| 2.5 本章小结 |
| 第三章 扫频应答系统的嵌入式算法设计 |
| 3.1 匹配滤波 |
| 3.2 恒虚警检测 |
| 3.2.1 检测原理 |
| 3.2.2 恒虚警检测的实现方法 |
| 3.3 时间积累 |
| 3.4 信噪比计算 |
| 3.5 频率优选 |
| 3.6 本章小结 |
| 第四章 嵌入式模块的设计和实现 |
| 4.1 DSPs接口设计 |
| 4.1.1 EMIF接口设计 |
| 4.1.2 多通道缓冲串口McBSP设计 |
| 4.1.3 中断与通用目的IO |
| 4.2 DSPs的存储资源分配 |
| 4.2.1 存储映射 |
| 4.2.2 重要参数和地址 |
| 4.2.3 FPGA对应的EMIF接口空间 |
| 4.3 扫频应答探测DSPs的程序流程 |
| 4.3.1 初始化 |
| 4.3.2 探测模式计算 |
| 4.3.3 探测程序和信号处理 |
| 4.3.4 探测结束判断 |
| 4.3.5 结果运算与显示 |
| 4.4 DSP背景噪声探测流程 |
| 4.5 主机和接收机接口协议及其FPGA实现 |
| 4.5.1 串行通信的基本概念 |
| 4.5.2 系统串行通信协议 |
| 4.5.3 接收机串行通信协议 |
| 4.5.4 串行接口的FPGA实现 |
| 4.6 发射通道设计及FPGA控制 |
| 4.7 时间频率同步 |
| 4.8 Flash加载的设计与实现 |
| 4.8.1 DSP的自举模式 |
| 4.8.2 Flash加载的设计 |
| 4.8.3 Flash加载的实现 |
| 4.9 本章小结 |
| 第五章 扫频应答实验及分析 |
| 5.1 实验概况 |
| 5.2 实验数据分析 |
| 5.2.1 选频功能试验 |
| 5.2.2 探测码阶比较 |
| 5.2.3 单频率的信噪比变化 |
| 5.2.4 宽带连续扫频 |
| 5.2.5 背景噪声探测 |
| 5.3 本章小结 |
| 第六章 短波通信若干问题的研究 |
| 6.1 粒子滤波原理 |
| 6.2 粒子滤波在短波突发通信同步中的应用 |
| 6.2.1 信号模型 |
| 6.2.2 信号相位的后验概率估计 |
| 6.2.3 突发通信同步与符号检测的实现 |
| 6.2.4 仿真实验及分析 |
| 6.3 基于粒子滤波的跳频频率跟踪 |
| 6.3.1 跳频频率估计 |
| 6.3.2 信号模型与系统描述 |
| 6.3.3 粒子滤波与信号相位的估计 |
| 6.3.4 序列重要性采样 |
| 6.3.5 跳频频率估计的实现 |
| 6.3.6 仿真实验及分析 |
| 6.4 本章小结 |
| 第七章 总结与展望 |
| 7.1 总结 |
| 7.2 展望 |
| 参考文献 |
| 作者攻读博士期间参与项目与第一作者论文成果 |
| 致谢 |
（6）基于高分辨率航拍数码相机图像压缩技术的研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 概述 |
| 1.2 航空数码相机的发展现状 |
| 1.3 数字图像处理技术与应用 |
| 1.4 数码相机中的图像处理 |
| 1.5 本文的主要研究内容和基本结构 |
| 第二章 图像压缩算法的研究 |
| 2.1 引言 |
| 2.1.1 图像压缩理论简介 |
| 2.1.2 图像压缩编码过程 |
| 2.1.3 图像编码技术的现状 |
| 2.2 图像统计特性与压缩编码 |
| 2.2.1 图像的信息熵 |
| 2.2.2 几种常用的统计编码方法 |
| 2.3 图像质量的评价 |
| 2.3.1 影响图像质量的基本因素 |
| 2.3.2 图像的主观评价 |
| 2.3.3 图像的客观评价 |
| 2.4 图像数据对硬件实现的要求 |
| 2.5 JPEG算法 |
| 2.5.1 JPEG算法概述 |
| 2.5.2 基于DCT的编码过程 |
| 2.6 本章小结 |
| 第三章 软硬件开发平台介绍 |
| 3.1 引言 |
| 3.2 系统的硬件概述 |
| 3.2.1 DSP综述 |
| 3.2.2 DSP特点与发展现状 |
| 3.2.3 TI公司TMS320C6000系列DSP介绍 |
| 3.2.4 实时DSP系统的结构 |
| 3.3 DSP系统的设计及开发的流程 |
| 3.3.1 系统硬件设计流程 |
| 3.3.2 系统软件设计流程 |
| 3.4 DSP的开发工具 |
| 3.5 CCS(CODE COMPOSER STUDIO) |
| 3.6 TMS320C6205 DSP介绍 |
| 3.6.1 总体结构 |
| 3.6.2 CPU结构 |
| 3.7 DSP的外围设备接口 |
| 3.7.1 外部存储器接口(EMIF) |
| 3.7.2 直接存储器访问(DMA) |
| 3.8 DSP主要外围设备 |
| 3.9 DSP初始化 |
| 3.9.1 DSP的上电引导 |
| 第四章 系统的实现 |
| 4.1 系统概述 |
| 4.2 部分电路原理图 |
| 4.3 系统主要原理 |
| 4.4 系统的软件流程 |
| 4.5 验证结果与分析 |
| 4.6 实验结果 |
| 4.7 本章小结 |
| 第五章 结论 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间发表的论文 |
（7）基于DDS技术的Loran-C信号发生器的设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 Loran-C无线电导航系统的国内外研究现状 |
| 1.2 DDS技术的研究和应用现状 |
| 1.3 本论文的研究背景及主要研究内容 |
| 第2章 Loran—C系统原理简介 |
| 2.1 Loran-C系统简介 |
| 2.1.1 工作频率选取 |
| 2.1.2 脉冲包络 |
| 2.1.3 包周差 |
| 2.1.4 信号格式 |
| 2.2 Loran-C信号数据链的基本简介 |
| 2.2.1 Loran-C信号数据链的数据结构 |
| 2.2.2 Loran-C授时电文的格式 |
| 第3章 DDS技术原理简介 |
| 3.1 DDS技术的基本原理 |
| 3.2 DDS的基本结构 |
| 3.2.1 相位累加器模块 |
| 3.2.2 查询表 |
| 3.2.3 数模转换器DAC |
| 第4章 系统硬件设计 |
| 4.1 系统硬件总体设计 |
| 4.2 电源复位模块设计 |
| 4.2.1 电源模块设计 |
| 4.2.2 复位电路设计 |
| 4.3 模数转换模块 |
| 4.4 DSP模块设计 |
| 4.4.1 TMS320C6713芯片介绍 |
| 4.4.2 TMS320C6713的芯片配置 |
| 4.4.3 TMS320C6713的引导方式 |
| 4.4.4 TMS320C6713外部存储器接口设计 |
| 4.5 FPGA模块设计 |
| 4.5.1 芯片介绍 |
| 4.5.2 管脚分配 |
| 4.5.3 配置模式 |
| 4.6 原理图及PCB设计 |
| 4.6.1 系统原理图设计 |
| 4.6.2 系统PCB布局、布线 |
| 4.6.3 系统关键信号信号完整性分析 |
| 第5章 Loran-C脉冲信号发生模块的设计 |
| 5.1 相位累加器设计 |
| 5.2 Loran-C脉冲信号查询表ROM设计 |
| 5.3 综合、仿真及调试实现 |
| 结论 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及科研成果 |
（8）嵌入式无陀螺捷联导航计算机的硬件设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 捷联惯导系统简介 |
| 1.2 无陀螺捷联惯导系统及其特点 |
| 1.3 惯导数字计算机简介 |
| 1.4 DSP 芯片的发展与特点 |
| 1.5 课题背景和意义 |
| 1.6 论文的主要内容 |
| 第2章 无陀螺惯性导航系统的基本原理 |
| 2.1 坐标系的定义及坐标变换 |
| 2.1.1 坐标系的定义 |
| 2.1.2 坐标系的变换 |
| 2.2 无陀螺捷联惯导系统的工作原理 |
| 2.3 无陀螺捷联惯导系统导航基本方程 |
| 2.4 加速度计配置方案 |
| 2.5 本章小结 |
| 第3章 导航计算机硬件设计 |
| 3.1 导航计算机系统需求分析 |
| 3.2 系统控制运算芯片选择 |
| 3.3 系统总体方案设计 |
| 3.4 系统硬件电路设计 |
| 3.4.1 加速度计检测单元 |
| 3.4.2 电源管理 |
| 3.4.3 DSP 时钟和PLL 电路 |
| 3.4.4 系统引导模式 |
| 3.4.5 DSP 存储器扩展 |
| 3.4.6 异步串行接口 |
| 3.4.7 A/D 转换电路 |
| 3.4.8 系统接口电平转换 |
| 3.5 本章小结 |
| 第4章 导航计算机软件设计 |
| 4.1 定时器的使用与编程 |
| 4.2 McBSP 的主/从SPI 设置 |
| 4.3 MAX3111E 的初始化 |
| 4.4 TL16C554 的初始化 |
| 4.5 AD73360 的初始化 |
| 4.6 Boot Loader 的编程 |
| 4.7 中断系统设置及应用 |
| 4.7.1 中断和中断选择 |
| 4.7.2 中断响应过程 |
| 4.7.3 中断时间开销 |
| 4.7.4 中断寄存器初始化 |
| 4.8 本章小结 |
| 第5章 系统的调试与测试 |
| 5.1 硬件调试 |
| 5.2 软件调试 |
| 5.3 系统集成测试 |
| 5.3.1 异步串口通信测试 |
| 5.3.2 数据采集测试 |
| 5.4 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的论文和取得的科研成果 |
| 致谢 |
（9）基于RapidIO互连技术的WiMAX基站开发（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 论文的选题背景和意义 |
| 1.2 基站架构中使用Rapid IO的重要性 |
| 1.3 论文的主要工作 |
| 1.4 本文的结构安排 |
| 第二章 RapidIO技术介绍 |
| 2.1 RapidIO的国内外发展动态 |
| 2.2 Rapid IO体系结构 |
| 2.2.1 RapidIO物理层介绍 |
| 2.2.2 RapidIO传输层介绍 |
| 2.2.3 RapidIO逻辑层介绍 |
| 2.2.4 RapidIO包格式说明 |
| 2.2.5 RapidIO控制符号说明 |
| 2.3 I/O逻辑操作 |
| 2.3.1 读操作 |
| 2.3.2 写和流写操作 |
| 2.3.3 带响应的写操作 |
| 2.3.4 维护操作 |
| 2.4 错误管理 |
| 2.5 RapidIO的应用 |
| 2.5.1 系统级寻址 |
| 2.5.2 系统拓扑结构 |
| 2.5.3 系统中的路由 |
| 2.5.4 RapidIO的应用 |
| 第三章 基带方案评估及器件选型 |
| 3.1 基站硬件方案分析 |
| 3.1.1 WiMAX方案需求 |
| 3.1.2 FPGAs+DSPs方案瓶颈 |
| 3.1.3 基于RapidIO的解决方案描述 |
| 3.2 DSP和FPGA器件选型以及RapidIO评估 |
| 3.2.1 DSP选型及RapidIO评估 |
| 3.2.2 FPGA选型及RapidIO评估 |
| 3.3 引入交换芯片的性能分析 |
| 3.3.1 RapidIO交换芯片选型 |
| 3.3.2 TUNDRA TSI568介绍 |
| 3.3.3 TUNDRA TSI568交换原理 |
| 3.3.4 TUNDRA TSI568数据吞吐量评估 |
| 第四章 WiMAX基带方案及接口方案设计 |
| 4.1 WiMAX基带方案设计 |
| 4.1.1 WiMAX上行链路数据流 |
| 4.1.2 WiMAX下行链路数据流 |
| 4.1.3 基于RapidIO交换芯片的数据流调度 |
| 4.1.4 DSP外接DDR需求 |
| 4.2 DSP侧基带接口方案设计 |
| 4.2.1 RapidIO接口设计说明 |
| 4.2.2 EMIFA接口设计说明 |
| 4.2.3 基带硬件上电流程设计 |
| 第五章 加载和功能调试 |
| 5.1 加载 |
| 5.1.1 引导和配置 |
| 5.1.2 格式转换 |
| 5.1.3 RapidIO引导模式 |
| 5.1.4 上位机依次加载各DSP |
| 5.2 功能调试 |
| 5.2.1 内存保护功能测试 |
| 5.2.2 多LSU发送机制测试 |
| 5.2.3 RapidIO错误恢复机制 |
| 第六章 结束语 |
| 致谢 |
| 参考文献 |
| 研究生在读期间的研究成果 |
（10）DSP嵌入式应用系统软件设计的研究与实践（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题研究的背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 本文主要工作 |
| 1.4 论文结构 |
| 第二章 TIC6000~(TM)体系结构与算法标准软件 |
| 2.1 TMS320C6000~(TM) 体系结构 |
| 2.2 EXPRESSDSP 算法标准软件 |
| 2.2.1 CCS 集成开发环境 |
| 2.2.2 实时操作系统内核DSP/BIOS |
| 2.2.3 eXpressDSP 参考框架 |
| 2.3 本章小结 |
| 第三章 频谱分析系统总体设计 |
| 3.1 系统概述 |
| 3.2 DSP 系统开发流程 |
| 3.3 需求分析与设计要求 |
| 3.4 硬件结构设计 |
| 3.4.1 系统体系结构设计 |
| 3.4.2 主要器件选型 |
| 3.5 软件结构设计 |
| 3.5.1 通信管理与控制单元软件 |
| 3.5.2 上位机软件 |
| 3.5.3 DSP 软件 |
| 3.6 本章小结 |
| 第四章 DSP 软件设计 |
| 4.1 软件流程设计 |
| 4.2 应用系统框架设计 |
| 4.2.1 通用DSP 框架模型 |
| 4.2.2 频谱分析仪的DSP 框架设计 |
| 4.3 软件模块详细设计 |
| 4.3.1 系统初始化模块 |
| 4.3.2 高速数据采集模块 |
| 4.3.3 频谱计算模块 |
| 4.3.4 主机通信模块 |
| 4.3.5 系统引导程序 |
| 4.4 本章小结 |
| 第五章 DSP 实时监测与软件优化研究 |
| 5.1 DSP/BIOS 实时监测 |
| 5.2 DSP 软件的优化 |
| 5.2.1 应用软件代码的优化 |
| 5.2.2 Cache 的优化 |
| 5.2.3 DSP/BIOS 的优化 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 6.1 论文工作总结 |
| 6.2 下一步展望 |
| 致谢 |
| 参考文献 |
| 附录1：作者在攻读硕士学位期间发表的论文和参与的项目 |
| 附录2：部分程序清单 |
四、TMS320C6000系列DSPs外接FLASH引导方式的实现（论文参考文献）
- [1]用于MIMO雷达的高速信号处理系统研究[D]. 张培钟. 南京理工大学, 2019(06)
- [2]北斗导航接收机的硬件设计与实现研究[D]. 薛涛. 南京航空航天大学, 2015(10)
- [3]基于TMS320C6701的飞行软件加载模式研究[J]. 霍宏,李兰兰,刘卫东,汪洋. 航天控制, 2014(01)
- [4]基于DSP的弹载计算机控制系统的设计与实现[D]. 方柳建. 南京理工大学, 2012(07)
- [5]短波扫频应答探测系统设计及其关键技术研究[D]. 李世鹏. 武汉大学, 2011(06)
- [6]基于高分辨率航拍数码相机图像压缩技术的研究[D]. 石晓娟. 西安电子科技大学, 2010(02)
- [7]基于DDS技术的Loran-C信号发生器的设计与实现[D]. 石云中. 西南交通大学, 2010(10)
- [8]嵌入式无陀螺捷联导航计算机的硬件设计与实现[D]. 胡旭东. 哈尔滨工程大学, 2010(05)
- [9]基于RapidIO互连技术的WiMAX基站开发[D]. 王晨. 西安电子科技大学, 2009(S1)
- [10]DSP嵌入式应用系统软件设计的研究与实践[D]. 李江. 江南大学, 2008(03)